Copyright 2018-2025 报纸迷 版权所有 京ICP备2018136890号
1 月 16 日消息,科技媒体 NeoWin 昨日(1 月 15 日)发布博文,基于美国商标和专利局(USPTO)公示的清单,AMD 获批《均衡延迟堆叠缓存》(Balanced Latency Stacked Cache)专利,意在将 3D 堆叠技术从目前的 L3 缓存扩展至 L2 缓存。
IT之家注:L2 缓存通俗理解可视为 CPU 内部的数据“中转站”。它比内存快得多,但比一级缓存(L1)稍慢。它是 CPU 核心获取数据的第二道防线,容量和速度直接影响处理器的响应效率。
不同于目前仅在三级缓存(L3/LLC)使用堆叠技术的 Ryzen X3D 系列处理器,这项新技术旨在通过垂直堆叠 L2 缓存,进一步降低数据访问延迟并显著提升能效。
AMD 在专利文件中详细描述了实现这一目标的技术路径。工程师计划利用硅通孔(TSV)或键合焊盘过孔(BPV)等连接技术,在堆叠的芯片之间建立垂直通信通道。